5.5 在设计中使用同步时序逻辑

• 书名：Verilog HDL数字系统设计及实践
• 作者名：刘睿强 童贞理 尹洪剑编著
• 本章字数：2961字
• 更新时间：2020-08-27 13:50:07